Quiz

Pytanie 1 z 10

Magistrala przeznaczona do wymiany informacji między układami z otoczenia procesora (ang. chipsets) to:

magistrala lokalna

magistrala międzyukładowa

magistrala rozszerzająca

magistrala sterująca

Pytanie 2 z 10

Jednym z zadań realizowanych przez układ sterowania magistralami (BIU) jest:

pobranie z magistrali adresowej adresu kolejnego rozkazu do wykonania

dekodowanie rozkazów pobranych z podręcznej kolejki rozkazów

ustalenie adresu argumentu wykonywanego rozkazu

wytworzenie na magistrali adresowej adresu w celu pobierania kolejnego rozkazu

Pytanie 3 z 10

Wykonywanie przez procesor operacji AND na liczbach całkowitych jest realizowane w:

jednostce arytmetyczno-logicznej

rejestrze zwanym akumulatorem

jednostce zmienno-przecinkowej

rejestrach ogólnego przeznaczenia

Pytanie 4 z 10

Architektura systemu komputerowego, w którym dane są przechowywane w odrębnej pamięci niż kod programu, to architektura:

mieszana

von Neumanna

harwardzka

wieloprocesowa

Pytanie 5 z 10

Uszereguj fazy wykonywania rozkazu w kolejności od realizowanej najwcześniej do realizowanej najpóźniej.

pobieranie rozkazu - dekodowanie rozkazu - wykonywanie rozkazu - zapisywanie wyników

dekodowanie rozkazu - pobieranie rozkazu - wykonywanie rozkazu - zapisywanie wyników

pobieranie argumentów - pobieranie rozkazu - wykonywanie rozkazu - zapisywanie wyników

pobieranie rozkazu - wykonywanie rozkazu - pobieranie argumentów - zapisywanie wyników

Pytanie 6 z 10

Zadaniem jednostki adresowania procesora jest:

wykonywanie na danych podstawowych operacji arytmetyczno-logicznych

pobieranie z magistrali adresowej adresów kolejnych argumentów rozkazu

wytworzenie na magistrali adresowej adresu, pod którym znajdują się pobierane rozkazy lub wymieniane z procesorem dane

pobieranie rozkazów i umieszczanie ich w podręcznej kolejce rozkazów

Pytanie 7 z 10

Pamięć stała, którą można wielokrotnie kasować promieniami ultrafioletowymi, a następnie ponownie programować jest pamięcią typu:

NVRAM

EEPROM

ROM

EPROM

Pytanie 8 z 10

Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:

cykl odczytu pamięci działającej w trybie pakietowym (ang. Burst)

cykl zapisu pamięci działającej w trybie PM (ang. Page Mode)

cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)

cykl zapisu pamięci działającej w trybie FPM (ang. Fast Page Mode)

Pytanie 9 z 10

Pamięć podręczna (cache) w procesorze jest:

pamięcią dynamiczną o dostępie skojarzeniowym

pamięcią statyczną o dostępie swobodnym

pamięcią statyczną o dostępie skojarzeniowym

pamięcią dynamiczną o dostępie bezpośrednim

Pytanie 10 z 10

Podczas zmiany stanu sygnału RAS z nieaktywnego (wysoki) na aktywny (niski) układ pamięci DRAM:

zapamiętuje adres wiersza znajdujący się na magistrali adresowej

sprawdza dostępność danych na magistrali danych

sprawdza dostępność adresu na magistrali adresowej

sprawdza stan linii WE

Losowa kolejność Reset Start