Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:

O tym czy układ pamięci RAM realizuje operację odczytu decyduje:

Zadaniem rejestrów ogólnego przeznaczenia jest:

W trakcie przesyłania danych w trybie bezpośredniego dostępu do pamięci (DMA):

Jaka jest wynikowa pojemność macierzy RAID 10 zbudowanej z czterech dysków o pojemności 2 TB każdy?

Podczas zmiany stanu sygnału RAS z nieaktywnego (wysoki) na aktywny (niski) układ pamięci DRAM:

Wykonywanie przez procesor operacji AND na liczbach całkowitych jest realizowane w:

Układ pamięci DRAM o M wejściach adresowych pozwala na maksymalne zaadresowanie:

Ustalenie efektywnych adresów argumentów rozkazu (jeśli jest to wymagane) jest realizowane w fazie:

Parametr MTBF dysku twardego charakteryzuje:

Architektura procesora cechująca się znaczną liczbą złożonych rozkazów to:

Odmiana magistrali rozszerzającej przeznaczona do obsługi urządzeń wymagających bardzo szybkiej transmisji danych to:

Parametrami określającymi fizyczny adres danych na dysku twardym są:

Pamięć typu DDR/DDR2/DDR3:

Jednym z zadań realizowanych przez układ sterowania magistralami (BIU) jest:

Wykonywanie przez procesor operacji mnożenia na zmiennych typu DOUBLE jest realizowane w:

Cechą charakterystyczną architektury RISC jest:

Jaka jest wynikowa pojemność macierzy RAID 5 zbudowanej z trzech dysków o pojemności 2 TB każdy?

Pamięć podręczna (cache) w procesorze jest:

Jaka jest wynikowa pojemność macierzy RAID 1 zbudowanej z trzech dysków o pojemności 3 TB każdy?