Ustalenie efektywnych adresów argumentów rozkazu (jeśli jest to wymagane) jest realizowane w fazie:

Architektura procesora pozwalająca na wykonywanie w jednym cyklu zegarowym więcej niż jednego rozkazu to:

Interfejs RS-232 jest standardem przesyłania danych wykorzystującym:

Magistrala przeznaczona do przesyłania sygnałów kontrolujących pracę komponentów systemu komputerowego oraz sygnałów informacyjnych dla procesora to:

Który z poniższych interfejsów cechuje równoległa transmisja danych?

Który z podanych interfejsów komunikacyjnych cechuje szeregowa transmisja danych?

Zadaniem rejestrów ogólnego przeznaczenia jest:

Odmiana magistrali rozszerzającej przeznaczona do obsługi urządzeń wymagających bardzo szybkiej transmisji danych to:

Uszereguj fazy wykonywania rozkazu w kolejności od realizowanej najwcześniej do realizowanej najpóźniej.

Pamięć typu DDR/DDR2/DDR3:

Architektura procesora cechująca się wieloma potokami wykonawczymi to:

Zastąpienie cyklicznego sprawdzania przez procesor stanu urządzenia wejścia-wyjścia mechanizmem przerwań umożliwia:

Pamięć typu SDRAM jest:

Parametr MTBF dysku twardego charakteryzuje:

Który opis charakteryzuje dostęp swobodny do pamięci?

Jaka najmniejsza liczba dysków jest potrzebna do zbudowania macierzy RAID 5?

Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:

W trakcie przesyłania danych w trybie bezpośredniego dostępu do pamięci (DMA):

Architektura systemu z pamięcią podręczną, w której możliwe jest taktowanie lokalnej magistrali pamięciowej niższą częstotliwością niż magistrali systemowej, to:

Wykonywanie przez procesor operacji AND na liczbach całkowitych jest realizowane w: