Podczas zmiany stanu sygnału CAS z nieaktywnego (wysoki) na aktywny (niski) układ pamięci DRAM:

W układzie pamięci typu SRAM:

Jaka najmniejsza liczba dysków jest potrzebna do zbudowania macierzy RAID 10 (RAID 0+1, RAID 1+0)?

W trakcie przesyłania danych w trybie bezpośredniego dostępu do pamięci (DMA):

Jaka jest wynikowa pojemność macierzy RAID 1 zbudowanej z trzech dysków o pojemności 3 TB każdy?

Magistrala przeznaczona do przesyłania sygnałów kontrolujących pracę komponentów systemu komputerowego oraz sygnałów informacyjnych dla procesora to:

Architektura systemu komputerowego, w którym dane są przechowywane w odrębnej pamięci niż kod programu, to architektura:

Większa szybkość transmisji danych w trybie DMA w stosunku do jej programowej realizacji przez procesor jest wynikiem:

Każdy wiersz pamięci operacyjnej ma swoją stałą lokalizację w pamięci podręcznej jest cechą charakterystyczną odwzorowania:

Architektura procesora cechująca się wieloma potokami wykonawczymi to:

Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:

Który z poniższych interfejsów cechuje równoległa transmisja danych?

Architektura procesora cechująca się ograniczoną liczbą rozkazów to:

Wykonywanie przez procesor operacji mnożenia na zmiennych typu DOUBLE jest realizowane w:

Wykonywanie przez procesor operacji AND na liczbach całkowitych jest realizowane w:

Zastąpienie cyklicznego sprawdzania przez procesor stanu urządzenia wejścia-wyjścia mechanizmem przerwań umożliwia:

Architektura procesora pozwalająca na wykonywanie w jednym cyklu zegarowym więcej niż jednego rozkazu to:

Podczas zmiany stanu sygnału RAS z nieaktywnego (wysoki) na aktywny (niski) układ pamięci DRAM:

Układ pamięci DRAM o M wejściach adresowych pozwala na maksymalne zaadresowanie:

Pamięć, której sygnały sterujące są synchronizowane przebiegiem zegarowym, zbudowana z naprzemiennie adresowanych banków i obwodu autonomicznego odświeżania to:

Jaka jest wynikowa pojemność macierzy RAID 0 zbudowanej z trzech dysków o pojemności 2 TB każdy?

Ustalenie efektywnych adresów argumentów rozkazu (jeśli jest to wymagane) jest realizowane w fazie:

Cechą charakterystyczną architektury RISC jest:

Jednym z zadań realizowanych przez układ sterowania magistralami (BIU) jest:

Jaka jest wynikowa pojemność macierzy RAID 10 zbudowanej z czterech dysków o pojemności 2 TB każdy?

Parametrami określającymi fizyczny adres danych na dysku twardym są:

Pamięć podręczna (cache) w procesorze jest:

Magistrala przeznaczona do przyłączania do systemu komputerowego dodatkowych kart rozszerzeń to:

O tym czy układ pamięci RAM realizuje operacje odczytu decyduje:

Komunikacja między podstawowymi elementami funkcjonalnymi komputera jest realizowana za pomocą: