Quiz

Pytanie 1 z 30

O tym czy układ pamięci RAM realizuje operacje odczytu decyduje:

aktywny (niski) stan linii RAS (ang. Row Address Strobe)

aktywny (niski) stan linii CE (ang. Chip Enable)

nieaktywny (wysoki) stan linii CAS (ang. Column Address Strobe)

nieaktywny (wysoki) stan linii WE (ang. Write Enable)

Pytanie 2 z 30

Mechanizm przerwań jest wykorzystywany w systemie komputerowym do:

sygnalizowania konieczności obsługi urządzenia zewnętrznego

umożliwienia przetwarzania rozkazów przez kontroler DMA

szybszego niż normalnie przesyłania danych między urządzeniem zewnętrznym i pamięcią operacyjną

nawiązania bezpośredniego połączenia między parami urządzeń zewnętrznych

Pytanie 3 z 30

Aktualizacja rejestru flagowego kontrolującego wykonywanie programu jest realizowana w fazie:

wykonywania rozkazu

dekodowania rozkazu

zapisywania wyników

pobierania rozkazu

Pytanie 4 z 30

Architektura systemu komputerowego, w którym dane są przechowywane w odrębnej pamięci niż kod programu, to architektura:

wieloprocesowa

mieszana

von Neumanna

harwardzka

Pytanie 5 z 30

Zadaniem jednostki adresowania procesora jest:

wytworzenie na magistrali adresowej adresu, pod którym znajdują się pobierane rozkazy lub wymieniane z procesorem dane

wykonywanie na danych podstawowych operacji arytmetyczno-logicznych

pobieranie rozkazów i umieszczanie ich w podręcznej kolejce rozkazów

pobieranie z magistrali adresowej adresów kolejnych argumentów rozkazu

Pytanie 6 z 30

Zadaniem rejestrów ogólnego przeznaczenia jest:

przechowywanie adresów kolejnych rozkazów do wykonania

przechowywanie znaczników stanu kontrolujących pracę procesora

przechowywanie adresów segmentu kodu, stosu i danych

przechowywanie argumentów i wyników obliczeń realizowanych w jednostce wykonawczej

Pytanie 7 z 30

Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:

cykl zapisu pamięci działającej w trybie PM (ang. Page Mode)

cykl zapisu pamięci działającej w trybie FPM (ang. Fast Page Mode)

cykl odczytu pamięci działającej w trybie pakietowym (ang. Burst)

cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)

Pytanie 8 z 30

Magistrala przeznaczona do przesyłania sygnałów kontrolujących pracę komponentów systemu komputerowego oraz sygnałów informacyjnych dla procesora to:

magistrala lokalna

magistrala rozszerzająca

magistrala międzyukładowa

magistrala sterująca

Pytanie 9 z 30

Układ pamięci DRAM o M wejściach adresowych pozwala na maksymalne zaadresowanie:

$2^M - 1$ komórek pamięci

$2^M$ komórek pamięci

$2^{2M}$ komórek pamięci

$2^{2M} - 1$ komórek pamięci

Pytanie 10 z 30

Podczas zmiany stanu sygnału CAS z nieaktywnego (wysoki) na aktywny (niski) układ pamięci DRAM:

sprawdza stan linii WE

sprawdza dostępność adresu znajdującego się na magistrali adresowej

sprawdza dostępność danych znajdujących się na magistrali danych

zapamiętuje adres kolumny znajdujący się na magistrali adresowej

Pytanie 11 z 30

Większa szybkość transmisji danych w trybie DMA w stosunku do jej programowej realizacji przez procesor jest wynikiem:

konieczności przerywania przez procesor transmisji celem obsłużenia zgłoszonych przerwań

stosowania kilkukrotnie większej częstotliwości taktowania magistral systemu komputerowego

odłączenia się procesora od magistral systemu komputerowego na czas transmisji

przesyłania bloku danych w mniejszej liczbie cykli maszynowych

Pytanie 12 z 30

Cechą charakterystyczną architektury RISC jest:

niewielka liczba prostych trybów adresowania

możliwość wykonania więcej niż jednego rozkazu w jednym cyklu zegara

więcej niż jeden potok wykonawczy

skrócenie czasu wykonania sekwencji rozkazów przy niezmienionym czasie wykonania pojedynczego rozkazu

Pytanie 13 z 30

Podstawowym miejscem w procesorze służącym do przechowywania argumentów i wyników wykonania rozkazów jest:

pamięć podręczna L1

pamięć podręczna L2

pula rejestrów ogólnego przeznaczenia

pula rejestrów segmentowych

Pytanie 14 z 30

Parametrami określającymi fizyczny adres danych na dysku twardym są:

numer głowicy, numer ścieżki, numer sektora

numer cylindra, numer głowicy, numer ścieżki

numer cylindra, numer głowicy, numer sektora

numer ścieżki, numer sektora

Pytanie 15 z 30

Pamięć typu DDR/DDR2/DDR3:

jest odmianą synchronicznej pamięci dynamicznej, nieposiadającą autonomicznego układu odświeżania zawartości

jest synchroniczną pamięcią dynamiczną o dostępie bezpośrednim, stosowaną w komputerach jako pamięć operacyjna

jest pamięcią dynamiczną o dostępie swobodnym, przystosowaną do pakietowego (burst) przesyłania danych

jest synchroniczną pamięcią statyczną, umożliwiającą przesyłanie w jednym cyklu zegarowym dwóch słów danych

Pytanie 16 z 30

Odmiana magistrali rozszerzającej przeznaczona do obsługi urządzeń wymagających bardzo szybkiej transmisji danych to:

magistrala lokalna

magistrala międzyukładowa

magistrala pamięciowa

magistrala multipleksowana

Pytanie 17 z 30

Parametr MTBF dysku twardego charakteryzuje:

gwarantowany poziom odporności na błędy

średni czas pomiędzy awariami

średni czas dostępu do danych

średnią wielkość transferu danych

Pytanie 18 z 30

Który opis charakteryzuje dostęp bezpośredni do pamięci?

Adresowanie danych odbywa się na zasadzie badania zgodności (porównywania) wybranych bitów słowa z zawartością pamięci

Dostęp do rekordów danych jest możliwy tylko w określonej kolejności liniowej

Możliwy jest bezpośredni dostęp do bloku danych, natomiast dostęp do konkretnej danej w bloku odbywa się sekwencyjnie

Poszczególne dane mają swój unikatowy adres i dostęp do nich nie zależy od sekwencji poprzednio wykonanych operacji dostępu

Pytanie 19 z 30

Jaka jest wynikowa pojemność macierzy RAID 5 zbudowanej z trzech dysków o pojemności 2 TB każdy?

6 TB

2 TB

3 TB

4 TB

Pytanie 20 z 30

Architektura procesora cechująca się znaczną liczbą złożonych rozkazów to:

architektura superskalarna

architektura CISC

architektura potokowa

architektura RISC

Pytanie 21 z 30

Wykonywanie przez procesor operacji AND na liczbach całkowitych jest realizowane w:

rejestrze zwanym akumulatorem

rejestrach ogólnego przeznaczenia

jednostce arytmetyczno-logicznej

jednostce zmienno-przecinkowej

Pytanie 22 z 30

Przepytywanie (polling) w systemie komputerowym jest:

podstawowym sposobem realizacji szybkiego transferu danych do/z urządzenia zewnętrznego

alternatywnym do mechanizmu przerwań sposobem uzyskiwania informacji o stanie urządzenia zewnętrznego

alternatywnym sposobem realizacji szybkiego transferu danych do/z urządzenia zewnętrznego

uzupełniającym mechanizm DMA sposobem uzyskiwania informacji o stanie urządzenia zewnętrznego

Pytanie 23 z 30

Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:

cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)

cykl odczytu pamięci działającej w trybie FPM (ang. Fast Page Mode)

cykl odczytu pamięci działającej w trybie PM (ang. Page Mode)

cykl odczytu pamięci działającej w trybie pakietowym (ang. Burst)

Pytanie 24 z 30

Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:

cykl zapisu pamięci działającej w trybie pakietowym (ang. Burst)

cykl zapisu pamięci działającej w trybie PM (ang. Page Mode)

cykl odczytu pamięci działającej w trybie pakietowym (ang. Burst)

cykl zapisu pamięci działającej w trybie FPM (ang. Fast Page Mode)

Pytanie 25 z 30

Jaka najmniejsza liczba dysków jest potrzebna do zbudowania macierzy RAID 10 (RAID 0+1, RAID 1+0)?

3

2

4

5

Pytanie 26 z 30

Który z podanych interfejsów komunikacyjnych cechuje szeregowa transmisja danych?

FireWire

IEEE-1284

SCSI

EIDE

Pytanie 27 z 30

Jaka najmniejsza liczba dysków jest potrzebna do zbudowania macierzy RAID 5?

5

3

4

2

Pytanie 28 z 30

Podstawowymi elementami funkcjonalnymi komputera są:

procesor, pamięć operacyjna i pamięć dyskowa

jednostka arytmetyczno-logiczna, jednostka zmienno-przecinkowa i blok rejestrów ogólnego przeznaczenia

jednostka sterująca, jednostka arytmetyczno-logiczna i układy wejścia wyjścia

procesor, urządzenia wejścia-wyjścia oraz pamięć

Pytanie 29 z 30

Pamięć typu SDRAM jest:

synchroniczną pamięcią dynamiczną o dostępie skojarzeniowym

synchroniczną pamięcią dynamiczną o dostępie swobodnym

synchroniczną pamięcią półprzewodnikową o dostępie sekwencyjnym

asynchroniczną pamięcią statyczną o dostępie swobodnym

Pytanie 30 z 30

Jaka jest wynikowa pojemność macierzy RAID 1 zbudowanej z dwóch dysków o pojemności 2 TB każdy?

3 TB

1 TB

4 TB

2 TB

Losowa kolejność Reset Start

Korzystanie z serwisu wiąże się z akceptacją regulaminu