Komunikacja między podstawowymi elementami funkcjonalnymi komputera jest realizowana za pomocą:

Jaka najmniejsza liczba dysków jest potrzebna do zbudowania macierzy RAID 5?

Pamięć stała, którą można wielokrotnie kasować promieniami ultrafioletowymi, a następnie ponownie programować jest pamięcią typu:

Które z podanych cech nie dotyczą architektury RISC?

Podczas zmiany stanu sygnału CAS z nieaktywnego (wysoki) na aktywny (niski) układ pamięci DRAM:

Aktualizacja rejestru flagowego kontrolującego wykonywanie programu jest realizowana w fazie:

O tym czy układ pamięci RAM realizuje operację odczytu decyduje:

Cechą charakterystyczną architektury RISC jest:

Jaka najmniejsza liczba dysków jest potrzebna do zbudowania macierzy RAID 10 (RAID 0+1, RAID 1+0)?

Pamięć typu DDR/DDR2/DDR3:

Architektura procesora cechująca się wieloma potokami wykonawczymi to:

Pamięć typu SDRAM jest:

Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:

Cechą charakterystyczną architektury potokowej jest:

Architektura procesora cechująca się ograniczoną liczbą rozkazów to:

Który z podanych interfejsów komunikacyjnych cechuje szeregowa transmisja danych?

Magistrala przeznaczona do przesyłania sygnałów kontrolujących pracę komponentów systemu komputerowego oraz sygnałów informacyjnych dla procesora to:

Architektura procesora pozwalająca na wykonywanie w jednym cyklu zegarowym więcej niż jednego rozkazu to:

Jaka jest wynikowa pojemność macierzy RAID 10 zbudowanej z czterech dysków o pojemności 2 TB każdy?

Architektura procesora cechująca się znaczną liczbą złożonych rozkazów to:

Przepytywanie (polling) w systemie komputerowym jest:

Podczas zmiany stanu sygnału RAS z nieaktywnego (wysoki) na aktywny (niski) układ pamięci DRAM:

Który opis charakteryzuje dostęp bezpośredni do pamięci?

Zastąpienie cyklicznego sprawdzania przez procesor stanu urządzenia wejścia-wyjścia mechanizmem przerwań umożliwia:

Parametrami określającymi fizyczny adres danych na dysku twardym są:

Magistrala przeznaczona do przyłączania do systemu komputerowego dodatkowych kart rozszerzeń to:

Pamięć podręczna (cache) w procesorze jest:

Pamięć, której sygnały sterujące są synchronizowane przebiegiem zegarowym, zbudowana z naprzemiennie adresowanych banków i obwodu autonomicznego odświeżania to:

Jaka jest wynikowa pojemność macierzy RAID 1 zbudowanej z dwóch dysków o pojemności 2 TB każdy?

W trakcie przesyłania danych w trybie bezpośredniego dostępu do pamięci (DMA):

Podstawowymi elementami funkcjonalnymi komputera są:

Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia:

Gęstość zapisu danych na dysku twardym zależy od:

Mechanizm przerwań jest wykorzystywany w systemie komputerowym do:

O tym czy układ pamięci RAM realizuje operacje odczytu decyduje:

Jaka jest wynikowa pojemność macierzy RAID 5 zbudowanej z trzech dysków o pojemności 2 TB każdy?

Efektywność przetwarzania potokowego nie zależy od:

Ustalenie efektywnych adresów argumentów rozkazu (jeśli jest to wymagane) jest realizowane w fazie:

Podstawowym miejscem w procesorze służącym do przechowywania argumentów i wyników wykonania rozkazów jest:

Przedstawiony na poniższym rysunku cykl dostępu do pamięci przedstawia: